Università degli Studi di Milano - Corso Architettura degli elaboratori e delle reti I

Prof. Borghese ---- Prima prova in itinere 17.11.2025

Cognome e nome dello studente:

Matricola:

Il compito è diviso in due sezioni: la prima sezione a risposta multiple e la seconda sezione a risposte aperte. Per raggiungere la sufficienza in questa prova occorre raggiungere almeno 6,5 punti con le risposte ai quesiti della prima sezione.

SEZIONE 1 (Punteggio massimo: 10 punti. Per ogni risposta corretta +1 punto, per ogni riposta sbagliata, -0,25 punti, per ogni risposta mancante 0 punti).

Barrare la risposta esatta tra le 5 risposte possibili: A, B, C, D, E

- 1. XNOR e AND implementano rispettivamente:
 - A. Uguaglianza di 2 bit e semaforo
 - B. Disuguaglianza di 2 bit e semaforo
 - C. Somma di 2 bit e semaforo
 - D. Disuguaglianza di 2 bit e reset
 - E. Uguaglianza di 2 bit e reset
- 2. Un Multiplexer può essere implementato con porte NAND?
 - A. No
 - B. Si'
 - C. Si' solo se si tratta di un multiplexer a 2 ingressi
 - D. Si' solo se le porte NAND sono in tecnologia CMOS
 - E. Si' solo se assieme alle porte NAND viene fornita anche una porta OR.
- 3. La seguente funzione binaria con 3 input: $\{U_1, U_2, U_3\}$, e output: Y, con un insieme di valori X opportuni, può aver espressione logica:

U_1	, U2	, U ₃	Y
0	0	0	0
0	0	1	X
0	1	0	X
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

- A. $Y = (!U_1 + !U_2) U_3$
- B. $Y = U_1!U_2!U_3$
- C. $Y = !U_1 + !U_2!U_3$
- D. Y = 0
- E. Y = 1
- 4. Il numero 2³⁴ non può essere codificato in IEEE754.
 - A. Vero
 - B. Falso
 - C. Vero se la codifica è a 32 bit
 - D. Falso se la codifica è 64 bit
 - E. E' un numero intero quindi non si può codificare in IEEE754.

- 5. Può una sottrazione di due numeri relativi generare overflow o underflow aritmetico?
 - A. No. mai.
 - B. Si', ma solo se il primo termine è minore di zero
 - C. Si', ma solo se il secondo termine e' minore di zero
 - D. Si', ma solo se i segni dei due operandi sono discordi
 - E. Si', ma solo se i segni dei due oprandi sono concordi
- 6. Un numero intero codificato su 8 bit in complemento a 2 si ottiene come:
 - A. Il numero preceduto dal segno "-"
 - B. Il numero a cui viene cambiato il MSB da 0 a 1
 - C. Il numero in cui tutte le cifre vengono negate
 - D. Il numero ottenuto calcolando prima il complemento a 1 e poi sommando 1
 - E. Il numero ottenuto calcolando prima il complemento a 1 e poi sottraendo 1
- 7. Si può calcolare il cammino critico associato a un latch sincrono?
 - A. Si'
 - B. No
 - C. Si' ma solo se è un latch di tipo SR
 - D. Si' ma solo se e' un latch di tipo D
 - E. Non ha senso perche' il latch rimane attivo su un semiperiodo del clock.
- 8. Il prodotto di due numeri interi su N bit è calcolato su:
 - A. 2xN + 1 bit
 - B. N+1 bit
 - C. Un numero di bit pari al numero di bit diversi da zero del moltiplicando
 - D 2xN bit
 - E. Dalla tecnologia utilizzata per implementare il moltiplicatore
- 9. In una ALU, l'implementazione dell'istruzione di "set on less than", richiede che
- A. La ALU svolga l'operazione di somma e il bit di riporto del sommatore dell'ultimo bit venga portato in ingresso al multiplexer di uscita.
- B. La ALU svolga l'operazione di somma e il bit di somma del sommatore dell'ultimo bit venga portato in ingresso al multiplexer di uscita.
- C. La ALU svolga l'operazione di differenza e il bit di riporto del sommatore dell'ultimo bit venga portato in ingresso al multiplexer di uscita.
- D. La ALU svolga l'operazione di differenza e il bit di somma del sommatore dell'ultimo bit venga portato in ingresso al multiplexer in uscita.
 - E. Mette a 1 l'uscita se il bit di segno dei due operandi e' discorde.
- 10. La funzione Y = (A XOR B) può essere implementata
 - A. Con una SOP come: Y = !A!B + AB
 - B. Con una POS come: Y = (!A + !B)(A + B)
 - C. Con una porta NAND come: Y = !(A NAND B)
 - D. Con un+a porta NOR come: Y = !(A NOR B)
 - E. Con un AND negato due volte: !(!(A AND B)

SEZIONE 2 (punteggio massimo 26 punti)

- 1) [3] Codificare in IEEE754 in singola precisione e in Google Brain Format il numero +34,25. Quale sarà il numero decimale codificato successivamente al numero decimale 8.388.608 (= 2²³)? Qual è la risoluzione della codifica in virgola mobile IEEE 754 in singola precisione, della codifica intera e della codifica in virgola fissa?
- 2) [6] Funzioni combinatorie.
- a) [2] Scrivere una funzione logica a piacere, di 3 variabili in ingresso e 2 in uscita, il cui circuito associato abbia cammino critico pari a 3 e complessità pari a 7 [2].
 - b) [2] Trasformare la funzione logica scritta per l'esercizio precedente nella prima e nella seconda forma canonica.
 - c) [2] Mediante manipolazione algebrica, facendo riferimento alle forme canoniche scritte per l'esercizio precedente, trasformare la prima forma canonica nella seconda o viceversa.
- 3) [3] Spiegare come funziona il sommatore a propagazione di riporto e disegnare il circuito del sommatore a propagazione di riporto a 1 bit. Spiegare chiaramente su quale principio si basi il sommatore ad anticipazione di riporto?
- 4) [1] Calcolare in complemento a 2, su 8 bit, la seguente operazione scritta in notazione decimale: 9 12.
- 5) [2] Dato un latch <u>sincrono</u> di tipo D la cui uscita è Q = 1 e l'ingresso e' D= 1. Descrivere cosa succede internamente al latch quando D va a 0. Quanto tempo viene richiesto per la eventuale commutazione, supponendo che il tempo di commutazione di una porta logica a due ingressi sia 0,1 ps. Definire di quali tempi occorre tenere conto per dimensionare il clock di un'architettura. Scrivere la tabella di eccitazione di questo latch.
- 6) [1] Descrivere alcuni degli sviluppi più importanti nella storia delle Architetture.
- 7) [1] Spiegare perché la porta NAND è chiamata porta universale.
- 8) [4] Disegnare il circuito del moltiplicatore hardware di numeri interi per parole di 3 bit. Determinare complessità e cammino critico.
- 9) [2] Costruire un latch D sincrono mediante un multiplexer.
- 10. [3] Disegnare il circuito di un bistabile asincrono (latch) che funzioni in questo modo:
- quando gli ingressi sono entrambi a 0, non commuta;
- quando l'ingresso di set = 1 e l'ingresso di clear = 0, presenta 1 in uscita;
- quando l'ingresso di set = 0 e l'ingresso di clear = 1, presenta 0 in uscita;
- quando gli ingressi sono entrambi a 1, commuta (se l'uscita era 0, diventa 1; se l'uscita era 1 deventa 0).